PAT-NO:

JP406084946A

DOCUMENT-IDENTIFIER: JP 06084946 A

TITLE:

ACTIVE MATRIX LIQUID CRYSTAL DISPLAY DEVICE AND

MANUFACTURE THEREOF

PUBN-DATE:

March 25, 1994

INVENTOR-INFORMATION: NAME OTA. NORIO ARAKAWA, FUMIHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

DAINIPPON PRINTING CO LTD

N/A

APPL-NO:

JP04255683

APPL-DATE:

August 31, 1992

INT-CL (IPC): H01L021/336, H01L029/784, G02F001/136

US-CL-CURRENT: 148/DIG.151, 257/59, 438/FOR.420

ABSTRACT:

PURPOSE: To provide an active matrix liquid crystal display device and a method for manufacturing the same in which an area of an opening contributing to display can be improved by accurately aligning a black matrix layer.

CONSTITUTION: A groove forming insulating film 16 is formed on a glass board 1 for a semiconductor element, and a groove is formed on a predetermined region. A black matrix layer 2 is formed in a bottom of the groove, an intermediate insulating layer 17, a gate electrode 3, a gate insulating film 4, a semiconductor channel layer 5, ohmic contact layers 6S, 6D are formed thereon, and further, a display electrode 7, a source electrode 8, a drain electrode 9, a passivation film 10 are formed. The film 4, the electrode 7, the film 10 are used with the layer 2 as a mask, and formed by patterning by back exposure from a lower surface of a board, hence these layers have self-alignment with each other, and hence an area of an opening of the electrode 7 can be increased.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-84946

(43)公開日 平成6年(1994)3月25日


(51)Int.CL ⁵ H 0 1 L	21/336 29/784	識別記号	庁内整理番号	FI				技術表示箇所
G 0 2 F		500	9018—2K 9056—4M 9056—4M		29/78	311 Y 311 A 未請求 請求項の数7(全)	数7(全 12 頁)	
(21)出願番号		特顯平4-255683		(71)出願人	0000028	97		
(22)出願日		平成4年(1992)8			印刷株式会社 所宿区市谷加		「目1番1号	
			(72)発明者	f 太田 範雄 東京都新宿区市谷加賀町1丁目1番1号 大日本印刷株式会社内				
				(72)発明者	東京都籍	文裕 所宿区市谷加 印刷株式会社/		「目1番1号
				(74)代理人			•	


(54)【発明の名称】 アクティブマトリックス液晶表示装置およびその製造方法

(57)【要約】

【目的】 ブラックマトリックス層の位置合わせを正確 に行うことにより、表示に寄与する開口部の面積を向上 させることのできるアクティブマトリックス液晶表示装 置およびその製造方法を提供する。

【構成】 半導体素子用ガラス基板1上に、溝形成用絶縁層16を形成し、所定領域に溝を形成する。この溝の底部に、ブラックマトリックス層2を形成し、この上に、中間絶縁層17、ゲート電極3、ゲート絶縁膜4、半導体チャネル層5、オーミック接触層6S,6Dを形成し、更に、表示電極7、ソース電極8、ドレイン電極9、パッシベーション膜10を形成する。ゲート絶縁膜4、表示電極7、パッシベーション膜10は、ブラックマトリックス層2をマスクとして用い、基板下面からのバック露光によるパターニングで形成されるため、これら各層は相互に自己整合性をもつようになり、表示電極7の開口部の面積を広くとることができる。







【特許請求の範囲】

【請求項1】 平面上に複数の画素を定義した透光性の 第1および第2の基板を対向して配置し、両基板間に液 晶を充填し、

前記第1の基板上に、各画素領域ごとに所定の色のフィ ルタを配置したカラーフィルタ層と、液晶の光学的特性 を制御する電圧を印加するための一方の電極となる透明 な共通電極と、を形成し、

前記第2の基板上に、液晶の光学的特性を制御する電圧 を印加するための他方の電極となる表示電極を各画素領 10 域ごとに形成し、この各表示電極に与える電圧を制御す るためのトランジスタ素子を各画素領域ごとに形成し、 充填した液晶の光学的特性を各画素ごとに制御できるよ うにしたアクティブマトリックス液晶表示装置におい て、

前記第2の基板上に、所定位置に溝が掘られた透明な絶 緑層を形成し、この溝の底部に、表示の際に各画素の境 界領域を鮮明にするための遮光性のブラックマトリック ス層を形成し、このブラックマトリックス層の上にトラ ンジスタ素子を形成したことを特徴とするアクティブマ 20 トリックス液晶表示装置。

【請求項2】 請求項1に記載の液晶表示装置におい

ブラックマトリックス層の一部分の上に、絶縁膜を挟ん で上部電極を形成し、前記ブラックマトリックス層の一 部分と前記上部電極とによって容量素子を構成するよう にし、この容量素子を表示電極における蓄積電荷の保持 を行う保持容量素子として利用するようにしたことを特 徴とするアクティブマトリックス液晶表示装置。

【請求項3】 請求項1に記載の液晶表示装置を製造す 30 る方法において、

酸化により透明な絶縁体を形成する性質をもった金属材 料による金属層を第2の基板上に形成する段階と、

前記金属層上に、ブラックマトリックス層形成領域を被 覆するパターンをもったレジスト層を形成し、前記金属 層の前記レジスト層から露出している領域を酸化して酸 化絶縁層を形成する段階と、

前記レジスト層を除去し、酸化を受けなかった金属層部 分をブラックマトリックス層とする段階と、

このブラックマトリックス層上に中間絶縁層を形成する 40 段階と、

この中間絶縁層上にトランジスタ素子を形成する段階

を有することを特徴とするアクティブマトリックス液晶 表示装置の製造方法。

【請求項4】 請求項3に記載の液晶表示装置の製造方

レジスト層を除去した後、酸化を受けなかった金属層の 上層部分を酸化し、この酸化によって得られる酸化絶縁

2 ラックマトリックス層とすることを特徴とするアクティ ブマトリックス液晶表示装置の製造方法。

【請求項5】 請求項3に記載の液晶表示装置の製造方 法において、

トランジスタ素子の構成要素となるゲート絶縁膜のパタ ーニングを行うときに、ブラックマトリックス層をマス クとして、第2の基板の下面側からのバック露光を行う ようにしたことを特徴とするアクティブマトリックス液 晶表示装置の製造方法。

【請求項6】 請求項3に記載の液晶表示装置の製造方 法において、

各表示電極のパターニングを行うときに、ブラックマト リックス層をマスクとして、第2の基板の下面側からの バック露光を行うようにしたことを特徴とするアクティ ブマトリックス液晶表示装置の製造方法。

【請求項7】 請求項3に記載の液晶表示装置の製造方 法において、

トランジスタ素子の構成要素となるパッシベーション膜 のパターニングを行うときに、ブラックマトリックス層 をマスクとして、第2の基板の下面側からのバック露光 を行うようにしたことを特徴とするアクティブマトリッ クス液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はアクティブマトリックス 液晶表示装置およびその製造方法に関する。

[0002]

【従来の技術】省電力型のディスプレイとして、液晶表 示装置は広範囲な用途に利用されている。一般的に用い られているアクティブマトリックス液晶表示装置は、透 光性の2枚の基板を対向して配置し、両基板間に液晶を 充填し、両基板間に印加する電圧によって、充填した液 晶の光学的特性を各画素ごとに制御できるようにしたも のである。カラー表示を行う装置では、第1の基板上 に、各画素領域ごとに所定の色のフィルタを配置したカ ラーフィルタ層と、電圧を印加するための一方の電極と なる透明な共通電極と、が形成される。また、第2の基 板上には、電圧を印加するための他方の電極となる表示 電極と、この表示電極に与える電圧を制御するためのト ランジスタ素子とが、各画素領域ごとに形成され、各ト ランジスタ素子をON/OFF動作することにより、各 画素ごとに液晶の光学的特性が制御される。

[0003]

【発明が解決しようとする課題】カラー表示を行うアク ティブマトリックス液晶表示装置では、前述したよう に、第1の基板上にカラーフィルタ層が形成される。こ のカラーフィルタ層は、所定の色 (たとえば、R:赤, G: 緑、B: 青) のフィルタを各画素ごとに並べたもの であり、隣接する画素には異なる色のフィルタが配置さ 膜を中間絶縁層とし、酸化を受けなかった下層部分をブ 50 れることになる。したがって、このカラーフィルタ層を

用いただけでは、画素の境界領域が不鮮明になってしま う。そこで、画素の境界領域を鮮明にするために、この カラーフィルタ層の各フィルタの境界部分に重なるよう に、ブラックマトリックス層が形成される。このブラッ クマトリックス層は、遮光性の材料からなり、各画素ご とのフィルタを眼鏡のレンズに例えれば、このブラック マトリックス層は眼鏡の縁に相当するものになる。

【0004】このように、第1の基板側にブラックマト リックス層を形成する必要があるため、従来のアクティ ブマトリックス液晶表示装置では、製造時に高精度な位 10 置合わせ工程が必要であるという問題がある。すなわ ち、第1の基板を第2の基板に対向して配置した場合、 第2の基板側に形成された表示電極と、第1の基板側に 形成されたブラックマトリックス層とを、正確に位置合 わせしなければならない。しかしながら、現実的には、 誤差の全くない正確な位置合わせを行うことは不可能で あり、互いに5µmほどの重なりを生じるような重ね合 わせ部を、位置合わせ誤差のための余裕として設けてお く必要がある。そのため、この重ね合わせ部の分だけ、 実際の表示に寄与する開口部の面積が減少し、透過でき 20 る光量が減少してしまうという問題がある。

【0005】そこで本発明は、ブラックマトリックス層 の位置合わせを正確に行うことにより、表示に寄与する 開口部の面積を向上させることのできるアクティブマト リックス液晶表示装置およびその製造方法を提供するこ とを目的とする。

[0006]

【課題を解決するための手段】

本願第1の発明は、平面上に複数の画素を定義し た透光性の第1および第2の基板を対向して配置し、両 30 基板間に液晶を充填し、第1の基板上に、 各画素領域ご とに所定の色のフィルタを配置したカラーフィルタ層 と、液晶の光学的特性を制御する電圧を印加するための 一方の電極となる透明な共通電極と、を形成し、第2の 基板上に、液晶の光学的特性を制御する電圧を印加する ための他方の電極となる表示電極を各画素領域ごとに形 成し、この各表示電極に与える電圧を制御するためのト ランジスタ素子を各画素領域ごとに形成し、充填した液 晶の光学的特性を各画素ごとに制御できるようにしたア クティブマトリックス液晶表示装置において、第2の基 40 板上に、所定位置に溝が掘られた透明な絶縁層を形成 し、この溝の底部に、表示の際に各画素の境界領域を鮮 明にするための遮光性のブラックマトリックス層を形成 し、このブラックマトリックス層の上にトランジスタ素 子を形成するようにしたものである。

【0007】(2) 本願第2の発明は、上述の第1の発 明に係る液晶表示装置において、ブラックマトリックス 層の一部分の上に、絶縁膜を挟んで上部電極を形成し、 ブラックマトリックス層の一部分と上部電極とによって

における蓄積電荷の保持を行う保持容量素子として利用 するようにしたものである。

【0008】(3) 本願第3の発明は、上述の第1の発 明に係る液晶表示装置を製造する方法において、酸化に より透明な絶縁体を形成する性質をもった金属材料によ る金属層を第2の基板上に形成する段階と、この金属層 上に、ブラックマトリックス層形成領域を被覆するパタ ーンをもったレジスト層を形成し、金属層のレジスト層 から露出している領域を酸化して酸化絶縁層を形成する 段階と、レジスト層を除去し、酸化を受けなかった金属 層部分をブラックマトリックス層とする段階と、このブ ラックマトリックス層上に中間絶縁層を形成する段階 と、この中間絶縁層上にトランジスタ素子を形成する段 階と、を行うようにしたものである。

【0009】(4) 本願第4の発明は、上述の第3の発 明に係る液晶表示装置の製造方法において、レジスト層 を除去した後、酸化を受けなかった金属層の上層部分を 酸化し、この酸化によって得られる酸化絶縁膜を中間絶 縁層とし、酸化を受けなかった下層部分をブラックマト リックス層とするようにしたものである。

【0010】(5) 本願第5の発明は、上述の第3の発 明に係る液晶表示装置の製造方法において、トランジス タ素子の構成要素となるゲート絶縁膜のパターニングを 行うときに、ブラックマトリックス層をマスクとして、 第2の基板の下面側からのバック露光を行うようにした ものである。

【0011】(6) 本願第6の発明は、上述の第3の発 明に係る液晶表示装置の製造方法において、各表示電極 のパターニングを行うときに、ブラックマトリックス層 をマスクとして、第2の基板の下面側からのバック露光 を行うようにしたものである。

【0012】(7) 本願第7の発明は、上述の第3の発 明に係る液晶表示装置の製造方法において、トランジス 夕素子の構成要素となるパッシベーション膜のパターニ ングを行うときに、ブラックマトリックス層をマスクと して、第2の基板の下面側からのバック露光を行うよう にしたものである。

[0013]

【作 用】本発明に係るアクティブマトリックス液晶表 示装置の特徴は、ブラックマトリックス層を、フィルタ が形成されている第1の基板側ではなく、トランジスタ 案子が形成されている第2の基板側に形成する点にあ る。すなわち、ブラックマトリックス層は、トランジス タ素子の構成要素の一部として構造的に組み込まれるこ とになる。このため、第2の基板側に形成されるゲート 絶縁膜、表示電極、パッシベーション膜、などのパター ニングを、このブラックマトリックス層をマスクとした バック露光により行うことができる。これにより、ブラ ックマトリックス層に対して自己整合性をもったゲート 容量素子を構成するようにし、この容量素子を表示電極 50 絶縁膜、表示電極、バッシベーション膜、などの形成を

行うことができるようになり、実際の表示に寄与する開 口部の面積をできるだけ広く確保することが可能にな

【0014】しかも、本発明では、第2の基板上に溝を もった透明な絶縁層を形成し、この溝内にブラックマト リックス層を形成している。このため、第2の基板側に ブラックマトリックス層を形成したにもかかわらず、第 2の基板側の新たな構成要素となったブラックマトリッ クス層による構造的な盛り上がりが生じるのを防ぐこと ができ、ディスプレイの表示画面上においてコントラス 10 トが低減するのを防ぐことができる。また、第2の基板 上に形成されたブラックマトリックス層を利用して、保 持容量素子の形成を行うことも可能になる。

[0015]

【実施例】以下、本発明を図示する実施例に基づいて説 明する。図1は、一般的なアクティブマトリックス液晶 表示装置の基本構造を示す斜視図である。この装置の主 たる構成要素は、カラーフィルタ用ガラス基板100と 半導体素子用ガラス基板200である。両基板は、いず れも透光性をもち、それぞれの平面上には、複数の画素 20 が定義されている。図1に示す例では、便宜上、3×3 に配列された9画素が定義されているが、実際には、よ り多数の画素が定義される。両基板は互いに平行となる ように対向して配置され、それぞれ対応する画素が向か い合った状態となる。カラーフィルタ用ガラス基板10 0の上面には、偏光板110が配置され、半導体素子用 ガラス基板200の下面には、偏光板210が配置され る。カラーフィルタ用ガラス基板100の下面には、カ ラーフィルタ層120および共通電極130が形成され ている。カラーフィルタ層120は、この実施例では、 R:赤,G:緑,B:青、の3色のフィルタを各画素ご とに配置したものである。共通電極130は、1枚の透 明電極材料によって構成されている。一方、半導体素子 用ガラス基板200上には、各画素ごとに、表示電極2 20と、この表示電極の電位を制御するためのトランジ スタ素子230と、が形成されている。トランジスタ素 子230は、ゲート電極が走査線240に、ソース電極 がデータ線250に、ドレイン電極が表示電極220 に、それぞれ接続されている。

【0016】このような構造において、走査線240に 40 所定の電圧を供給してトランジスタ素子230をON状 態にすれば、表示電極220の電位をデータ線250の 電位と同じレベルにすることができ、トランジスタ素子 230をOFF状態にすれば、表示電極220の電位を そのままの状態に維持させることができる。カラーフィ ルタ用ガラス基板100と半導体素子用ガラス基板20 0との間には、液晶が充填されている。この液晶は、上 方の共通電極130と下方の表示電極との間に挟まれた 状態となり、両電極間の電位差に応じて光学的特性を変 化させる。こうして、液晶の光学的特性を各画素ごとに 50 基板11の下面には、所定のパターンでブラックマトリ

制御することができるようになる。したがって、図の下 方から照射された白色光の透過/不透過を各画素単位で 制御することができ、図の上方から観察した場合、各画 素単位の発光/不発光を制御することができる。

【0017】ところで、カラーフィルタ層120は、 R, G, Bの3色のフィルタを各画素ごとに配列して構 成されるが、このままの状態では、各画素の境界領域が 不鮮明になる。この境界領域を鮮明にするために、ブラ ックマトリックス層が用いられることは既に述べたとお りである。このブラックマトリックス層は、カラーフィ ルタ層120の各色フィルタの境界部分にフレームのよ うな構造で形成される(図1には示されていない)。こ のブラックマトリックス層の構造は、構造断面図によっ て明瞭に示すことができる。図2に、従来の一般的なア クティブマトリックス液晶表示装置の1画素分の領域の 構造断面図を示し、図3に、本発明に係るアクティブマ トリックス液晶表示装置の1画素分の領域の構造断面図 を示す。図3に示す本発明の装置の特徴は、半導体素子 用ガラス基板1側にブラックマトリックス層2が形成さ れている点にある。以下、この構造について詳述する。 【0018】まず、図2に示す従来装置の構造から説明 する。この装置の主たる構成要素は、半導体素子用ガラ ス基板1(図1における基板200に相当)と、その上 方に配置されたカラーフィルタ用ガラス基板11(図1 における基板100に相当)である。この装置では、ブ ラックマトリックス層2は、カラーフィルタ用ガラス基 板11側に形成されている。半導体素子用ガラス基板1 上のトランジスタ素子形成領域には、金属からなるゲー ト電極3が形成され、その上に、SiNxからなるゲー ト絶縁膜4を介して、アモルファスシリコンからなる半 導体チャネル層5およびn型の不純物をドーピングした アモルファスシリコンからなるオーミック接触層6S、 6 Dが形成されている。また、トランジスタ素子形成領 域の右隣には、透明な表示電極7(図1における表示電 極220に相当) が形成されている。トランジスタ素子 形成領域においては、更に、金属からなるソース電極8 およびドレイン電極9が形成され、その上に、パッシベ ーション膜10が形成されている。オーミック接触層6 S、6 Dは、半導体チャネル層5とソース電極8との 間、あるいは、半導体チャネル層5とドレイン電極9と の間における電気的な接続をオーミックにするための中 間層である。ゲート電極3に印加する電圧により、半導 体チャネル層5を導通状態にしたり、非導通状態にした り制御することができる。ドレイン電極9は表示電極7 に接続されており、ソース電極8に供給される電荷を、 半導体チャネル層5を通じて表示電極7に出し入れする

【0019】一方、この半導体素子用ガラス基板1の上 方に対向するように配置されるカラーフィルタ用ガラス

ことが可能になる。

ックス層2およびカラーフィルタ層12,13 (図1に おけるカラーフィルタ層120に相当)が形成されてお り、その下面には、共通電極14(図1における共通電 極130に相当)が形成されている。なお、図2におい て、カラーフィルタ層12はR(赤色)のフィルタ、カ ラーフィルタ層13はG(緑色)のフィルタであるが、 これは例示した1画素分の領域に位置するカラーフィル 夕層がこの色のフィルタであっただけのことであり、実 際には、図1のカラーフィルタ層120に示すように、 R, G, Bのフィルタが交互に配置されている。また、 ブラックマトリックス層2は、各フィルタの境界領域を 埋めるような格子状のパターンを形成している。

【0020】この半導体素子用ガラス基板1とカラーフ ィルタ用ガラス基板11との間に液晶が充填されること になる。いま、ここで、表示電極7とブラックマトリッ クス層2との重複部分の幅 d を考える。理論的には、こ の幅d=0となるように設定するのが好ましい。dを小 さくすればするほど、表示電極7の開口面積が広くな り、ディスプレイが明るくなるからである。しかしなが ら、実際には、半導体素子用ガラス基板1とカラーフィ 20 ルタ用ガラス基板11との位置合わせ誤差が生じるた め、この誤差に相当する分だけ、幅dとして余裕をとっ ておかねばならない。一般的には、d=5μm程度に設 定されている。

【0021】本発明に係る液晶表示装置では、ブラック マトリックス層2を半導体素子用ガラス基板1側に形成 する構造を採ることにより、幅は=0とすることができ る。以下、図3を参照しながら、この本発明に係る構造 を説明する。 図3 において、半導体素子用ガラス基板1 同じである。ただ、半導体素子用ガラス基板1上には、 全面に溝形成用絶縁層16が形成され、この溝形成用絶 縁層16には、トランジスタ素子形成領域において溝が 掘られた構造となっている。そして、この溝の底部に、 ブラックマトリックス層2が形成され、その上に中間絶 緑層17が形成され、更にその上に、ゲート電極3、ゲ ート絶縁膜4、半導体チャネル層5、オーミック接触層 6S, 6D、ソース電極8、ドレイン電極9、パッシベ ーション膜10、がそれぞれ形成されている。いわば、 トランジスタ素子全体が、ブラックマトリックス層2に 40 よって下駄を履かされた状態になっているが、この下駄 の部分が溝内に埋没した構造となっているため、全体的 な高低差 (表示電極7の上面と、パッシベーション膜1 0の頂上部分との差)は図2に示す従来の構造とほぼ同 じになる。もちろん、トランジスタ素子の動作は全く同 じである。

【0022】一方、カラーフィルタ用ガラス基板11側 には、本来のブラックマトリックス層2を形成する必要 はない。すなわち、カラーフィルタ用ガラス基板11の 下面には、カラーフィルタ層12,13を形成し、更

に、共通電極14を形成すれば足る。しかしながら、こ の実施例では、カラーフィルタ層12,13の間に、別 なブラックマトリックス層15を形成してある。このブ ラックマトリックス層15は、ブラックマトリックス層 2とは別の目的のために設けられたものであり、必須の ものではない。すなわち、ブラックマトリックス層2 が、各画素の境界領域を鮮明にする目的で設けられてい るのに対し、ブラックマトリックス層15は、半導体チ ャネル層5に外部からの光が当たることにより、半導体 チャネル層5が劣化するのを防ぐために設けられてい る。要するに、半導体チャネル層5に対する外光の連載 を行うのが目的である。したがって、ブラックマトリッ クス層15は、この液晶表示装置の動作に直接関係する 機能をもった構成要素ではないので、必ずしも設ける必 要はないが、装置寿命を考慮すれば設けておくのが好ま

8

【0023】ここで、ブラックマトリックス層2と表示 電極7との重なり余裕を示す幅はに着目すると、図2に 示す従来装置ではd=5µm程度必要であったのに対 し、図3に示す本発明の装置ではd=0にすることがで きる。このため、表示電極7の開口部をより広げること が可能になる。このような構造は、実は、次に述べるよ うなブラックマトリックス層2をマスクとしたパターニ ングによる自己整合を行うことにより得られるのであ る。以下、この自己整合を利用して、図3に示す液晶表 示装置を製造する方法を、図4以下の構造断面図を参照 しながら説明する。

【0024】この製造方法のユニークな点は、ブラック マトリックス層となる材料として、酸化により透明な絶 上に形成された構造は、基本的には、図2に示す構造と 30 縁体を形成する性質をもった遮光性の金属材料を用いて いる点である。以下の実施例では、Ta, Ti, Alの ような陽極酸化法により透明な絶縁体を形成する性質を もった連光性の金属材料を用いている。このような金属 材料を用いるメリットは、その一部を酸化することによ り、容易に透明な絶縁層を形成させることができる点で ある。

> 【0025】まず、図4に示すように、半導体素子用ガ ラス基板1上に、上述した金属材料をスパッタ法や蒸着 法によって全面堆積させ、金属層18を形成する。 続い て、この金属層18上に、通常のフォトリソグラフィエ 程によって、ブラックマトリックス層形成領域(各画素 の境界領域)を被覆するパターンをもったレジスト層1 9を形成する。次に、図4に示す基板上における金属層 18の露出部分を陽極酸化法により酸化する。具体的に は、たとえば、金属層18の材料としてTaを用いた場 合、図4に示す状態の基板を、クエン酸水溶液に浸し、 直流電圧を印加しながら陽極酸化を行えばよい。この酸 化により、金属層18の露出部分は、Ta2 O5 からな る陽極酸化膜を形成する。この陽極酸化膜が、溝形成用 50 絶縁層16となる。図5に示すように、この溝形成用絶

緑層16は、もとの金属層18に比べて厚みが増すことになる。なお、レジスト層19で被覆された領域は、もとの金属層18のままである。

【0026】次に、図6に示すように、レジスト層19 を除去し、露出した金属層18の上面部分に対して、再 び陽極酸化法を実施する。 ただし、 金属層18の所定の 厚さまでを酸化するにとどめ、結果的に上層部分のみが 酸化された状態にする。こうして、酸化された上層部分 を中間絶縁層17とし、酸化されずに残った下層部分を ブラックマトリックス層2とすれば、図7に示すような 構造が得られることになる。 図7に示す構造は、半導体 素子用ガラス基板1の上に形成された溝形成用絶縁層1 6の一部に溝を掘り、この溝の底部にブラックマトリッ クス層2を、その上に中間絶縁層17を、それぞれ形成 した構造となっているが、上述した陽極酸化法を行え ば、溝を掘る工程などを行うことなしに容易にこのよう な構造を得ることが可能になる。前述したように、この ブラックマトリックス層2は、各画素の境界領域を埋め るような格子状のパターンをもった層となる。

【0027】続いて、この上全面に、ゲート電極を形成 20 するための金属膜を堆積し、この金属膜に対して通常のフォトリソグラフィ工程によるパターニングを行い、図 8に示すように、ゲート電極3を形成する。更に、その上に、図9に示すように、SiNxからなる絶縁層4 a、アモルファスシリコンからなる真性半導体層5 a、n型の不純物をドーピングしたオーミック接触層6 aを、プラズマCVD法によって順次堆積する。なお、絶縁層4 aの絶縁特性を向上させるために、ゲート電極3を陽極酸化が可能な材料(たとえば、Ta, Ti, Alなどの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、上述のプラズマCVD法などの金属)で形成しておき、場極酸化膜を第1の絶縁膜、SiNxからなる絶縁層4 aを第2の絶縁膜とし、ゲート絶縁膜を複合絶縁膜にするようにしてもよい。

【0028】図9に示す構造が得られたら、この上面全 体にポジ型レジストを塗布し、ブラックマトリックス層 2をマスクとして用い、半導体素子用ガラス基板1の下 面側からのバック露光を行う。そして、レジストを現像 すれば、ブラックマトリックス層2の陰になった部分だ けが残る。そこで、この残ったレジストをマスクに用い 40 てエッチングを行えば、図10に示すように、ゲート絶 縁膜4、真性半導体層5b、オーミック接触層6bが得 られる。これらの各層は、ブラックマトリックス層2を マスクとして用いたパターニングによって得られた層で あるため、ブラックマトリックス層2に対して自己整合 性をもつパターンとなっている。更に、真性半導体層5 bおよびオーミック接触層6bに対して、通常のフォト リソグラフィ工程によるパターニングを行い、 図11に 示すように、半導体チャネル層5およびオーミック接触 層6cを得る。

【0029】続いて、ITO (Indium Tin Oxide) などの透明導電膜を全面堆積し、この上面全体にネガ型レジストを塗布し、ブラックマトリックス層2をマスクとして用い、半導体素子用ガラス基板1の下面側からの2回目のバック露光を行う。そして、レジストを現像すれば、ブラックマトリックス層2の陰になった部分だけが除去される。そこで、除去されずに残ったレジストをマスクに用いてエッチングを行えば、図12に示すように、表示電極7が形成される。この表示電極7は、ブラ

10

に、表示電極7が形成される。この表示電極7は、ブラックマトリックス層2に対して自己整合性をもつパターンとなっており、前述したように、両者間の重なり余裕を示す幅d=0となり、重なり部分が全くない構造となる。

【0030】更に、この上に、金属層を堆積し、通常のフォトリソグラフィ工程によるパターニングを行い、図13に示すように、ソース電極8およびドレイン電極9を形成する。このソース電極8およびドレイン電極9の材料となる金属としては、オーミック接触層6c(n+アモルファスシリコン)との間にシリサイド膜を形成できるようなCrやTiなどの金属を用いるのが好ましい。また、応力の緩和や低低抗化の目的のために、ソース電極8およびドレイン電極9を多層構造(たとえば、Cr層を内側に、A1層を外側にした2層構造)としてもよい。次に、ソース電極8およびドレイン電極9をマスクとして用い、ドライエッチング法などを行って、オーミック接触層6cの中央部分を除去し、図14に示すように、オーミック接触層6cをソース側部分6Sとドレイン側部分6Dとに分離する。

【0032】以上の工程により、図3に示す液晶表示装置の半導体素子用ガラス基板1上の素子が形成できる。図16は、こうして製造された素子の主要部分の位置関係を示す平面図である。図16における切断線A-Aによる断面が図15に示す構造断面図に対応する。この平面図において、二点鎖線で囲まれた各領域が表示電極7であり、ブラックマトリックス層2は、この表示電極7が形成されている領域以外のすべての領域からなるパ50 ターンで形成されている。図17は、このブラックマト

リックス層2のパターンのみを抽出してハッチングで示 した平面図である。上述した製造工程の特徴は、ブラッ クマトリックス層 2をマスクとしたバック露光を行うこ とにより、各層のパターニングを行う点にある。こうし てパターニングされた各層は、ブラックマトリックス層 2に対して自己整合性をもつため、位置合わせ誤差が生 じることはない。したがって、高価なマスクアライナー などを用いた高精度な位置合わせ処理を行う工程の回数 を低減することができる。

【0033】続いて、本発明の別な実施例を述べてお く。この実施例の特徴は、半導体素子用ガラス基板1側 に形成されたブラックマトリックス層2を利用して、保 持容量素子を形成する点にある。 図3に示す構造におい て、互いに向き合った表示電極7と共通電極14とによ って容量素子が形成され、この間に液晶が充填されるこ とは既に述べたとおりである。トランジスタ素子230 は、この容量素子に電荷を出し入れする機能を有する が、このトランジスタ素子230をOFF状態(すなわ ち、図3において、半導体チャネル層5が導通しない状 態)に保った場合でも、この容量素子に蓄積された電荷 20 は少しずつ漏洩する。このような電荷の漏洩の影響を少 なくするために、一般に、この容量素子に並列に、別な 保持容量素子が接続される。前述の実施例では、半導体 素子用ガラス基板1側に、金属からなるブラックマトリ ックス層2が形成される。ここで述べる別な実施例は、 この金属からなるブラックマトリックス層2を、保持容 量素子の一方の電極として利用するものである。

【0034】前述の実施例では、表示電極7およびブラ ックマトリックス層2の平面的パターンは、図16およ び図17に示されている。これに対し、ここで述べる別 30 の基本構造を示す斜視図である。 な実施例では、図18および図19に示すような平面的 パターンを形成する。前述の実施例に比べ、表示電極7 の面積はやや小さくなり、逆にブラックマトリックス層 2の面積がやや大きくなっており、更に、新たな上部電 極20が形成されている。このような構成において、ブ ラックマトリックス層2と上部電極20とによって、保 持容量素子が形成される。図18および図19における 切断線B-B の位置における構造断面図を図20に示 す。ブラックマトリックス層2と上部電極20とが、区 間Dにおいて、中間絶縁層17を挟んで保持容量素子を 40 形成している。なお、この保持容量素子は、表示電極7 と共通電極14とによって構成される容量素子に対して 並列接続されるが、ここでは、その配線については示さ れていない。

【0035】切断線B-B の位置における図20に示 すような構造は、前述した実施例で述べた製造工程と全 く同じ工程により得ることができる(パターニングに用 いるパターンは若干変更する必要がある)。すなわち、 溝形成用絶縁層16、ブラックマトリックス層2、中間 絶縁層17は、図7に示す構造を得る工程で形成するこ 50 した状態を示す構造断面図である。

とができ、表示電極7は、図12に示す構造を得る工程 で形成することができ、上部電極20は、図13に示す ソース電極8およびドレイン電極9を形成する工程で一

1 2

緒に構成することができる。 【0036】以上、本発明を図示する実施例に基づいて

説明したが、本発明はこの実施例のみに限定されるもの ではなく、この他にも種々の態様で実施可能である。た とえば、上述の実施例では、基板としてガラス基板1を 用いているが、この他の透光性のある材質の基板を用い 10 てもかまわない。また、図13に示すオーミック接触層 6 cの中央部をエッチングする際に、半導体チャネル層 5までがエッチングされてしまうのを防ぐため、半導体 チャネル層5の上部にエッチングストッパ層を形成する ようにしてもかまわない。

[0037]

【発明の効果】以上のとおり、本願発明に係る半導体装 置では、トランジスタ素子が形成されている基板側にブ ラックマトリックス層を形成するようにし、このブラッ クマトリックス層をマスクとしたバック露光により、自 己整合性をもったゲート絶縁膜、表示電極、パッシベー ション膜、などを形成するようにしたため、ブラックマ トリックス層の位置合わせを正確に行うことができるよ うになり、表示に寄与する開口部の面積を向上させるこ とができる。しかも、溝堀構造を採り、ブラックマトリ ックス層を溝内に埋没させた構造にしたため、トランジ スタ素子形成領域と表示電極形成領域との間に大きな高 低差が生じることもない。

【図面の簡単な説明】

【図1】一般的なアクティブマトリックス液晶表示装置

【図2】 従来の一般的なアクティブマトリックス液晶表 示装置の1画素分の領域の構造断面図である。

【図3】 本発明に係るアクティブマトリックス液晶表示 装置の1画素分の領域の構造断面図である。

【図4】図3に示す液晶表示装置の製造方法を示す図で あり、半導体素子用ガラス基板1の上面に金属層18お よびレジスト層19を形成した状態を示す構造断面図で ある。

【図5】図4に示す状態において、陽極酸化法により金 属層18の露出部分を酸化し、溝形成用絶縁層16を形 成した状態を示す構造断面図である。

【図6】図5に示す状態において、レジスト層19を除 去した状態を示す構造断面図である。

【図7】図6に示す状態において、金属層18の露出部 分を所定の深さまで陽極酸化し、酸化された上層部分を 中間絶縁層17とし、酸化されなかった下層部分をブラ ックマトリックス層2とした状態を示す構造断面図であ る.

【図8】図7に示す状態に、更に、ゲート電極3を形成

【図9】図8に示す状態において、更に、SiNxから なる絶縁層4a、アモルファスシリコンからなる真性半 導体層5a、n型不純物を含んだオーミック接触層6a を、順次堆積させた状態を示す構造断面図である。

【図10】図9に示す状態において、ブラックマトリッ クス層2をマスクとして用いたバック露光によるパター ニングを実施し、ゲート絶縁膜4、真性半導体層5b、 オーミック接触層6 bを得た状態を示す構造断面図であ る。

【図11】図10に示す状態において、更に、パターニ 10 4…ゲート絶縁膜 ングを行い、半導体チャネル層5およびオーミック接触 層6cを得た状態を示す構造断面図である。

【図12】図11に示す状態において、透明電極を堆積 させた後、ブラックマトリックス層2をマスクとして用 いたバック露光によるパターニングを実施し、表示電極 7を得た状態を示す構造断面図である。

【図13】図12に示す状態において、更に、ソース電 極8およびドレイン電極9を形成した状態を示す構造断 面図である。

【図14】図13に示す状態において、オーミック接触 20 層6 b を 6 S と 6 D とに分離した状態を示す構造断面図 である。

【図15】図14に示す状態において、更にパッシベー ション膜10を形成した状態を示す構造断面図である。

【図16】本発明に係るアクティブマトリックス液晶表 示装置の主要部分の位置関係を示す平面図であり、切断 線A-A による断面が図15に示す構造断面図に対応 する。

【図17】図16から、ブラックマトリックス層2のパ ターンのみを抽出してハッチングで示した平面図であ

【図18】 本発明の別な実施例に係るアクティブマトリ ックス液晶表示装置の主要部分の位置関係を示す平面図 であり、切断線A-A による断面が図15に示す構造 断面図に対応し、切断線B-B による断面が図20に 示す構造断面図に対応する。

【図19】図18から、ブラックマトリックス層2およ


14 び上部電極20のパターンのみを抽出してハッチングで 示した平面図である。

【図20】図18に示す液晶表示装置を、切断線B-B の位置において切断した状態を示す構造断面図であ


【符号の説明】


- 1…半導体素子用ガラス基板
- 2…ブラックマトリックス層
- 3…ゲート電極
- - 5…半導体チャネル層(アモルファスシリコン)
 - 5a…真性半導体層(n+アモルファスシリコン)
 - 6a, 6b, 6S, 6D…オーミック接触層
 - 7…表示電板
 - 8…ソース電極
 - 9…ドレイン電極
 - 10…パッシベーション膜
 - 11…カラーフィルタ用ガラス基板
 - 12, 13…カラーフィルタ層
- 14…共通電極
 - 15…ブラックマトリックス層
 - 16…溝形成用絶縁層
 - 17…中間絶縁層
 - 18…金属層
 - 19…レジスト層
 - 20…上部電極
 - 100…半導体素子用ガラス基板
 - 110…偏光板
 - 120…カラーフィルタ層
- 130…共通電極
 - 200…半導体素子用ガラス基板
 - 210…個光板
 - 220…表示電極
 - 230…トランジスタ素子
 - 240…走査線
 - 250…データ線







【図5】









【図20】

